MIPS Speedup-berekening

5 R-type instructies moeten worden uitgevoerd op onze oorspronkelijke 5-traps (scalaire) pipelined processor. Er zijn geen afhankelijkheden van welke aard dan ook tussen de instructies.

Als deze zelfde instructiereeks in plaats daarvan wordt uitgevoerd op een graad-2 superpijplijnversie van onze processor, welke versnellingsfactor wordt dan geboden als er geen andere wijzigingen worden aangebracht?

Ik weet dat een graad-2 superpipelined systeem elke fase in twee fasen splitst, zodat de tijd die nodig is voor de twee fasen dezelfde is als de oorspronkelijke klokcyclustijd. Ik denk dat de speedup 2 zou zijn, maar dat lijkt niet te kloppen.

0

1 antwoord

Als de interne klok wordt vermenigvuldigd met twee, en ervan uitgaande dat er geen afhankelijkheden zijn van welke aard dan ook tussen de instructies, dan zou je een versnelling van factor 2 zien omdat de pijplijn twee instructies in elke fase per buitenste klokcyclus verwerkt (die niet vermenigvuldigd) per factor 2)

Het nadeel van deze aanpak is dat je een interne klok moet bieden die twee keer zo snel is, waardoor het hardwareontwerp complexer wordt.

Controleer dit hoofdstuk voor meer informatie over het onderwerp.

0
toegevoegd